Qualcomm validiert gestapelten LPDDR-Speicher HBC, Auslieferung ab 2027

Qualcomm hat die erste Generation seiner HBC-Technik im Labor in San Diego auf Siliziumebene validiert, inklusive Lese- und Schreibzugriffen sowie Berechnungen direkt am Speicher. Dabei werden mehrere LPDDR-Lagen per Through-Silicon-Vias übereinander gestapelt, darunter sitzt ein Basis-Die, der KI-Inferenz übernimmt; laut Qualcomm soll dies die Bandbreite pro Watt gegenüber der aktuellen HBM-Spezifikation versechsfachen. Auf der Beschleunigerkarte AI250 erreicht HBC Gen 1 nach Herstellerangaben insgesamt 133 TB/s, das 18-Fache der LPDDR5X-Lösung der AI200, und soll im ersten Halbjahr 2027 ausgeliefert werden.